Pou rezoud pwoblèm nan pèt siyal nan gwo -frekans tablo sikwi pcb, li nesesè pou senkronize aplike twa dimansyon debaz: seleksyon materyèl, optimize konsepsyon, ak kontwòl pwosesis, yo nan lòd yo kontwole pèt segondè frekans espesifik tankou pèt dielectric ak pèt kondiktè nan seri a sib.
Seleksyon materyèl debaz ak plan rediksyon pèt
Seleksyon substra pèt ki ba: Substra frekans segondè ak valè Df Mwens pase oswa egal a 0.005, tankou Rogers RO4350B ak PTFE seri plak, yo pi pito ranplase òdinè FR-4 (Df Greater pase oswa egal a 0.02) epi redwi pèt dielectric soti nan rasin lan.
Kontwòl irrégularité papye kwiv: Sèvi ak papye kwiv ba pwofil (HVLP), se brutality sifas la kontwole nan 0.2 μ m, sa ki ka diminye pèt kondiktè ki te koze pa efè po pa plis pase 30% nan bann frekans vag milimèt.
Matche paramèt estabilite materyèl: Chwazi tablo ki gen yon tolerans Dk nan mwens pase oswa egal a ± 0.1 ak yon to absòpsyon dlo anba a 0.1% pou fè pou evite chanjman toudenkou nan konstan dyelèktrik ki te koze pa anviwònman imid oswa fluctuations tanperati, ki ka mennen nan pèt siyal adisyonèl.
Optimizasyon ak Rediksyon Pèt Plan pou Konsepsyon Awondisman
Strik enpedans matche: Lè yo kalkile avèk presizyon lajè liy, espas liy, ak epesè dyelèktrik atravè simulation elektwomayetik, kontwòl kontinyèl nan enpedans sib tankou 50 Ω sèl ak diferans 100 Ω ka reyalize, ak tolerans enpedans kontwole nan ± 10% pou fè pou evite pèt pouvwa ki te koze pa refleksyon siyal.
Optimize estrikti fil elektrik: Liy siyal segondè frekans yo ta dwe osi kout ak dwat ke posib, lè l sèvi avèk 45 degre oswa kwen sikilè arc olye de kwen ang dwat pou diminye distòsyon siyal ki te koze pa enduktans adisyonèl nan kwen; Fè aranjman pou siyal frekans wo-nan kouch enteryè a tou pre plan tè a nèt epi sèvi ak pwoteksyon plan tè pou diminye pèt radyasyon.
Amelyore konsepsyon baz ak rflu: adopte teknoloji milti-pwen tè pou bay yon chemen rflu ki ba enpedans pou kouran frekans segondè-, evite pèt adisyonèl ki te koze pa fluctuations potansyèl tè a; Mete kondansateur dekouplage toupre broch pouvwa chip yo pou filtre bri frekans segondè yo sou liy elektrik yo.
Kontwòl pwosesis fabrikasyon ak plan rediksyon pèt
Fè egzateman kontwole presizyon nan liy lan: asire ke tolerans nan lajè liy ak espas kontwole nan ± 0.5mil, evite chanjman toudenkou nan enpedans liy lan, epi redwi pèt lokal pandan transmisyon siyal.
Optimize aliyman interlayer: Devyasyon aliyman interlayer nan tablo milti-kouch yo kontwole nan ± 2mil pou asire sipèpoze ant kouch siyal la ak plan tè referans la, epi pou evite diskontinuite enpedans ki te koze pa konpanse avyon referans.
Tretman sifas ki ba pèt: Yo ta dwe bay priyorite nan pwosesis tretman sifas ak sifas ki ba, tankou ajan ak lò depo, pou evite entwodwi pèt kondiktè adisyonèl nan seri frekans segondè akòz kouch oksid epè oswa sifas ki wo.